【空宣】:
9月10日晚19:00上線
【云宣講】:
學(xué)校 | 時(shí)間 | 地點(diǎn) |
華中科技大學(xué) | 9月15日 19:00-21:00 | 騰訊會(huì)議app,房號(hào)敬請(qǐng)關(guān)注“炬芯招聘”公眾號(hào)以及炬芯各校校招群的實(shí)時(shí)消息 |
西安電子科技大學(xué) | 9月17日 19:00-21:00 | |
成都電子科技大學(xué) | 9月21日 19:00-21:00 | |
湖南大學(xué) | 9月27日19:00-21:00 | |
廈門大學(xué) | 9月28日 19:00-21:00 |
【線下宣講會(huì)】:
9月23日華南理工大學(xué)晚上19:00—21:00 五山校區(qū)博學(xué)樓103
基礎(chǔ)福利:社會(huì)保險(xiǎn),住房公積金,補(bǔ)充醫(yī)療保險(xiǎn)+商業(yè)保險(xiǎn),帶薪年假,年度健康體檢,工會(huì)福利,生日慰問(wèn),餐費(fèi)補(bǔ)貼,交通班車等
文化活動(dòng):辦公區(qū)域配有圖書館、健身房等休閑娛樂(lè)場(chǎng)地,團(tuán)隊(duì)建設(shè)活動(dòng),旅游,俱樂(lè)部活動(dòng),家庭日
人才培養(yǎng):成熟的培訓(xùn)機(jī)制,穩(wěn)定的晉升體系,年度升職評(píng)定;
職位說(shuō)明:
從事Linux和RTOS系統(tǒng)內(nèi)核、驅(qū)動(dòng),應(yīng)用框架的設(shè)計(jì)、開(kāi)發(fā)與優(yōu)化。
職位要求:
1. 通信,計(jì)算機(jī),自動(dòng)化類,電子專業(yè),本科/碩士學(xué)歷;
2. 深入掌握C,熟悉C++, java,或python中的一種;
2.深入掌握嵌入式系統(tǒng)基礎(chǔ)知識(shí)(操作系統(tǒng)內(nèi)核、系統(tǒng)構(gòu)件、設(shè)備驅(qū)動(dòng)程序、工具鏈相關(guān));
3.熟悉Linux內(nèi)核相關(guān)知識(shí),開(kāi)發(fā)環(huán)境和常用工具;
4.熟悉某種RTOS相關(guān)知識(shí),開(kāi)發(fā)環(huán)境和常用工具;
5.有較全面參與嵌入式系統(tǒng)開(kāi)發(fā)項(xiàng)目經(jīng)驗(yàn)者優(yōu)先;
從事IC模擬電路與系統(tǒng)的規(guī)格制定、電路設(shè)計(jì)、驗(yàn)證與測(cè)試;協(xié)同版圖規(guī)劃與檢查。技術(shù)方向涉及電源管理、音頻信號(hào)、射頻、高速接口、時(shí)鐘處理等
1. 微電子或電路設(shè)計(jì)相關(guān)專業(yè),碩士學(xué)歷;
2. 熟悉半導(dǎo)體器件物理、CMOS集成電路制造工藝、集成電路設(shè)計(jì)(模擬、數(shù)字);
3. 熟練掌握Analog相關(guān)EDA工具、行為建;蚰_本程式語(yǔ)言,了解Verilog語(yǔ)言,具適當(dāng)項(xiàng)目實(shí)踐經(jīng)驗(yàn);
4、具有混合信號(hào)、電源芯片、高速高頻電路、射頻電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
職位說(shuō)明:
1.從事SOC系統(tǒng)架構(gòu)規(guī)劃、設(shè)計(jì)以及驗(yàn)證工作;
2.從事FPGA的設(shè)計(jì)、整合、仿真驗(yàn)證工作;
3.從事硬件設(shè)計(jì)方案的開(kāi)發(fā)。
職位要求:
1.通信,計(jì)算機(jī),自動(dòng)化類,電子專業(yè),本科及以上學(xué)歷;
2.熟悉基本的數(shù)電、模電、高頻電路的基礎(chǔ)知識(shí);
3.精通C語(yǔ)言或者匯編語(yǔ)言編程;
4.具備良好的英語(yǔ)閱讀和書寫能力。
四、無(wú)線通信工程師—軟件(珠海)
職位說(shuō)明:
負(fù)責(zé)無(wú)線通信協(xié)議層研究、開(kāi)發(fā)和調(diào)試,從需求分析開(kāi)始直至軟件設(shè)計(jì)、驗(yàn)證、量產(chǎn),確保架構(gòu)和方案滿足客戶產(chǎn)品需求。
職位要求:
1. 通信工程,計(jì)算機(jī),自動(dòng)化類,電子專業(yè),碩士學(xué)歷;
2. 熟悉某種RTOS相關(guān)知識(shí),開(kāi)發(fā)環(huán)境和常用工具;
3. 熟練使用C、C++、匯編等編程語(yǔ)言,具有一定的編程和調(diào)試功底;
4. 良好的英文文獻(xiàn)閱讀能力;
5. 了解無(wú)線通信原理,了解通信協(xié)議棧開(kāi)發(fā)和調(diào)試;
6. 具備無(wú)線通信系統(tǒng)相關(guān)經(jīng)驗(yàn)者優(yōu)先;
7. 嚴(yán)謹(jǐn)認(rèn)真,具備鉆研與開(kāi)拓精神;
五、版圖設(shè)計(jì)工程師(珠海)
職位說(shuō)明:
負(fù)責(zé)完成模擬、數(shù);旌弦约吧漕l電路的IC版圖設(shè)計(jì)、版圖驗(yàn)證以及芯片物理驗(yàn)證工作。
職位要求:
1.本科學(xué)歷,電子科技與技術(shù)、微電子或信息工程相關(guān)專業(yè);
2.熟悉半導(dǎo)體器件物理,CMOS集成電路制造工藝,了解數(shù)字/模擬集成電路設(shè)計(jì)流程;
3.熟悉Unix/Linux系統(tǒng),掌握主流EDA工具的使用;
4.有版圖相關(guān)經(jīng)驗(yàn)的為佳。
六、算法工程師(音頻/視頻/圖像/AI)(珠海)
職位說(shuō)明:
1.從事語(yǔ)音和音頻信號(hào)處理,圖像和視頻信號(hào)處理,音視頻編解碼,識(shí)別等算法的研究應(yīng)用;
2.音視頻編解碼等算法的硬件化。
職位要求:
1.信號(hào)處理,電子信息,通信,計(jì)算機(jī),自動(dòng)化,識(shí)別,數(shù)學(xué)及相關(guān)專業(yè),碩士學(xué)歷;
2.熟悉至少一種信號(hào)處理算法或者音視頻編解碼算法;
3.熟練使用多種軟件編程工具,具有一定的編程和調(diào)試功底;
4.具有良好的數(shù)學(xué)功底和軟件編程設(shè)計(jì)習(xí)慣;
5.具有信號(hào)處理或音視頻編解碼項(xiàng)目實(shí)踐經(jīng)驗(yàn)者優(yōu)先;
6.具有圖像或識(shí)別相關(guān)開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先;
7.具有DSP匯編優(yōu)化經(jīng)驗(yàn)者優(yōu)先;
6.CET-6;
七、IC測(cè)試開(kāi)發(fā)工程師(珠海)
職位說(shuō)明:
1.大學(xué)本科或碩士;
2.電子信息工程、電子科學(xué)與技術(shù)、自動(dòng)化、微電子、電子測(cè)量及儀器等電子相關(guān)專業(yè);
3.具PCB硬件設(shè)計(jì)及C語(yǔ)言程序開(kāi)發(fā)能力;
4.有電子設(shè)計(jì)大賽經(jīng)驗(yàn)者優(yōu)先;
5.CET-4以上。
八、數(shù)字電路驗(yàn)證工程師(珠海)
職位說(shuō)明:
1.電子、通信專業(yè),本科學(xué)歷以上;
2.掌握匯編/C/C++/Verilog等設(shè)計(jì)驗(yàn)證語(yǔ)言;
3.有電子電路設(shè)計(jì)大賽經(jīng)驗(yàn)和獲獎(jiǎng)?wù)邇?yōu)先;
4.有數(shù)字電路設(shè)計(jì)及驗(yàn)證經(jīng)驗(yàn)者優(yōu)先;
5.熟悉SystemVerilog等高級(jí)驗(yàn)證語(yǔ)言者優(yōu)先;
6.熟悉數(shù)字電路仿真和波形調(diào)試工具者優(yōu)先;
7.熟悉驗(yàn)證方法學(xué)和驗(yàn)證平臺(tái)架構(gòu)組件者優(yōu)先。
九、FPGA工程師(珠海)
職位說(shuō)明:
從事FPGA原型驗(yàn)證
1.電子、通信專業(yè),本科學(xué)歷以上;
2.掌握匯編/C/C++/Verilog等設(shè)計(jì)驗(yàn)證語(yǔ)言;
3.要求熟練使用FPGA相關(guān)的軟件;
4.具備硬件調(diào)試能力;
5.具備一定的PCB設(shè)計(jì)能力。
| 歡迎光臨 華南師范大學(xué)論壇|23度空間 (http://www.shyaluo.com/) | Powered by Discuz! X3.4 |